Ponte Vecchio od Intelu a Zen 3 od AMD ukazují příslib pokročilé technologie balení polovodičů

Společnosti Intel a AMD tento týden diskutovaly o některých ze svých nejpokročilejších návrhů čipů na International Solid State Circuits Conference a zdůraznily roli, kterou pokročilé balení hraje v jejich budoucích špičkových čipových produktech. V obou případech působivé nové výkonnostní schopnosti pocházejí z modulárních přístupů, které kombinují stavební bloky vyrobené v různých továrnách za použití různých výrobních procesů. Ilustruje obrovský potenciál balení čipů v budoucnosti inovací polovodičů.

Cílovým trhem společnosti Intel pro Ponte Vecchio je vysoce výkonný modul pro zabudování do velkých systémů datových center. Jedná se o grafický procesor (GPU) a je určen pro aplikace v oblasti umělé inteligence, strojového učení a počítačové grafiky. Je pojmenován po středověkém kamenném mostě, který spojuje náměstí Piazza della Signoria na jedné straně řeky Arno ve Florencii v Itálii s Pallazzo Pitti na straně druhé. Jedním z vrcholů návrhu je to, jak propojuje velké množství specializovaných čipletů – stavebních bloků integrovaných obvodů, které jsou určeny ke kombinování do kompletních systémů.

Ponte Vecchio používá osm „dlaždic“ vyrobených nejpokročilejším 5 nm procesem Taiwan Semiconductor Manufacturing Company (TSMC). Každá destička má osm „X^e” jádra a každé z osmi jader má osm vektorových a osm specializovaných maticových enginů. Dlaždice jsou umístěny na „základní dlaždici“, která je spojuje s pamětí a vnějším světem pomocí obří spínací látky. Tato základní deska je vyrobena pomocí firemního procesu „Intel 7“, což je nový název pro vylepšený výrobní proces společnosti 10 nm SuperFin. K dispozici je také vysoce výkonný paměťový systém nazvaný „RAMBO“, což je zkratka pro Random Access Memory, Bandwidth Optimized, který byl postaven na základní desce pomocí propojovací technologie Intel 7 Foveros. Začleněno je také mnoho dalších stavebních bloků.

Design Ponte Vecchio je případová studie heterogenní integrace – kombinující 63 různých dlaždic (47, které plní výpočetní funkce a 16 pro tepelný management) s celkem více než 100 miliardami tranzistorů v jediném balení, které má rozměry 77.5 x 62.5 mm (přibližně 3 x 2.5 palce). Není to tak dávno, kdy tolik výpočetního výkonu zaplnilo sklad a vyžadovalo vlastní připojení k elektrické síti. Inženýrské výzvy v takovém návrhu jsou četné:

Spojení všech dílů. Návrháři potřebují způsob, jak přesunout signály mezi všemi nesourodými čipy. Za starých časů se to dělalo pomocí drátů nebo stop na deskách plošných spojů a čipy se připevňovaly připájením k deskám. Tomu ale už dávno došel dech, protože se zvýšil počet signálů a rychlost. Pokud vše vložíte do jediného čipu, můžete je spojit kovovými stopami v zadní části výrobního procesu. Pokud chcete použít více čipů, znamená to, že potřebujete hodně spojovacích kolíků a chcete, aby spojovací vzdálenosti byly krátké. Intel k tomu využívá dvě technologie. Prvním je jeho „embedded multi-die interconnect bridge“ (EMIB), který je vyroben z malého křemíkového plátku, který může poskytnout stovky nebo tisíce spojení najednou, a druhým je jeho technologie Foveros die-to-die stohování. používá ve svém mobilním procesoru Lakefield.

Ujistěte se, že jsou všechny části synchronizované. Jakmile spojíte spoustu různých částí, musíte zajistit, aby všechny části mohly spolu komunikovat synchronně. To obvykle znamená distribuci časovacího signálu známého jako hodiny, takže všechny čipy mohou pracovat v lockstepu. Ukázalo se, že to není triviální, protože signály mají tendenci být zkreslené a prostředí je velmi hlučné, se spoustou signálů poskakujících kolem. Každá výpočetní dlaždice má například více než 7,000 40 připojení v prostoru XNUMX čtverečních milimetrů, takže je třeba synchronizovat.

Řízení tepla. Každá modulární dlaždice vyžaduje hodně energie a její dodávání rovnoměrně po celém povrchu a zároveň odvádí vznikající teplo je obrovskou výzvou. Paměťové čipy jsou již nějakou dobu naskládány, ale generované teplo je distribuováno poměrně rovnoměrně. Procesorové čipy nebo dlaždice mohou mít horká místa v závislosti na tom, jak intenzivně jsou využívány, a řízení tepla ve 3D hromadě čipů není snadné. Intel použil proces pokovování pro zadní strany čipů a integroval je s rozvaděči tepla, aby zvládl plánovaných 600 wattů produkovaných systémem Ponte Vecchio.

Počáteční laboratorní výsledky, které Intel oznámil, zahrnovaly výkon > 45 teraflops. Superpočítač Aurora stavěný v Argonne National Laboratories bude využívat více než 54,000 18,000 Ponte Vecchio spolu s více než 2 1,000 procesory Xeon nové generace. Aurora má cílený špičkový výkon přes 1990 Exaflops, což je 100krát více než u stroje Teraflop. V polovině XNUMX. let, když jsem podnikal v oblasti superpočítačů, byl jeden stroj Teraflop vědeckým projektem za XNUMX milionů dolarů.

AMD Zen 3

AMD hovořilo o svém mikroprocesorovém jádru Zen 3 druhé generace postaveném na 7 nm procesu TSMC. Toto mikroprocesorové jádro bylo navrženo pro použití v tržních segmentech AMD, od nízkoenergetických mobilních zařízení, stolních počítačů až po nejvýkonnější servery datových center. Ústředním principem této strategie bylo balení jádra Zen 3 s podpůrnými funkcemi jako „komplex jádra“ na jediném čipletu, který sloužil jako modulární stavební bloky podobně jako dlaždice Intelu. Mohli tedy zabalit osm chipletů dohromady pro vysoce výkonný desktop nebo server nebo čtyři chiplety pro hodnotný systém, jako levný domácí systém, který bych si mohl koupit. AMD také hromadí čipy vertikálně pomocí toho, čemu se říká through-silicon vias (TSV), což je způsob propojení více čipů umístěných na sobě. Mohl by také zkombinovat dva až osm těchto čipletů se serverovou matricí vyrobenou 12 nm procesem GlobalFoundries a vytvořit tak 3^rd generace serverových čipů EPYC.

Velkou příležitostí, kterou Ponte Vecchio a Zen 3 vyzdvihují, je schopnost míchat a porovnávat čipy vyrobené pomocí různých procesů. V případě Intelu to zahrnovalo díly vyrobené jak vlastními, tak nejpokročilejšími procesy TSMC. AMD by mohlo spojit díly od TSMC a GlobalFoundries. Velkou výhodou spojování menších chipletů nebo dlaždic dohromady namísto pouhého vytváření jednoho velkého čipu je to, že menší budou mít lepší výrobní výnosy, a proto jsou méně nákladné. Můžete také kombinovat nové chiplety se staršími osvědčenými, o kterých víte, že jsou dobré, nebo které jsou vyrobeny méně nákladným procesem.

Design AMD i Intel je technický tours de force. Nepochybně představují spoustu tvrdé práce a učení a představují obrovské investice zdrojů. Ale stejně jako IBM představilo modulární subsystémy ve svém sálovém počítači System/360 v 1960. letech a osobní počítače se staly modulárními v 1980. letech, modulární dělení křemíkových mikrosystémů, jak je doloženo těmito dvěma návrhy a umožněné pokročilým balením čipů, ohlašuje významný technologický posun. Je pravda, že mnoho zde zobrazených schopností je stále mimo dosah většiny začínajících firem, ale dokážeme si představit, že až se technologie stane dostupnější, rozpoutá vlnu inovací v kombinaci.